转自https://blog.csdn.net/acang301/article/details/50471067?locationNum=12 一.Windows无法正常驱动USB-Blaster 解决办法:自行手动安装驱动, 参考文章:http://blog.csdn.net/chengbozhe/article/details/47335391 不再赘述. 二.Quartus无法识别USB-Blaster 解决办法:Step1:检查任务管理器是否出现 jtagserver.exe,如果没有

转载:http://tigerwang202.blogbus.com/logs/35981280.html 其他很好的资料:http://bbs.ednchina.com/BLOG_ARTICLE_1740903.HTM 论文:http://wenku.baidu.com/view/0c23a7d73186bceb19e8bbe2.html 这里提供一个采用MAX II芯片的USB Blaster制作方案.官方版本采用的是MAX3128.它是Altera早期的CPLD价格较高,设计采用EPM24

电脑不识别USB blaster,如下图: 解决办法:手动更新 http://zhidao.baidu.com/link?url=snVT__AsbtmQ4U5EBVN05Yrgv1TPv7AdVYekY7LZkGa0lZX3qIljJyAeu3xiEtVMQkSg4BGaIX9zHvJVtpknna Quartus II 安装完成后自带有USB-Blaster的驱动程序,因此不用再到网上去特意下载USB-Blaster的驱动程序,只需在Quartus II 安装目录下找到USB-Blaster

FPGA下载的三种方式:主动配置方式(AS)和被动配置方式(PS)和最常用的(JTAG)配置方式: AS由FPGA器件引导配置操作过程,它控制着外部存储器和初始化过程,EPCS系列.如EPCS1,EPCS4配置器件专供AS模式,目前只支持 Cyclone系列.使用Altera串行配置器件来完成.Cyclone期间处于主动地位,配置期间处于从属地位.配置数据通过DATA0引脚送入 FPGA.配置数据被同步在DCLK输入上,1个时钟周期传送1位数据. PS则由外部计算机或控制器控制配置过程.通过加强

1. 首先配置成AS,生成.pof文件,选择上面的图标Device 2. 选择Device and Pin Options... 3. 进入配置界面,选择如下 4. 进入下载界面,烧写.pof文件,开发板使用AS接口 5. 但是实际测试发现,烧写完成无法运行,经过测试最红发现,需要把下载器USB Blaster拔掉,板子重新上电才能运行.

1.USB blaster的驱动在设备管理器上点“更新驱动软件”,更新不了,说什么哈希值不在指定目录下,如下图, 解决方法是,https://blog.csdn.net/rdgfdd/article/details/79363505   看这篇博客顺利解决该问题. 该问题的产生原因是,我本来有个quartus13.1的USB blaster驱动,后来想装成quartus11.0的USB blaster,这种新的想换成旧的,就会出现哈希值问题. 2.Error: Top-level design

AC6102 DDR2测试工程 本文档介绍AC6102上DDR2存储器基于Verilog代码的测试过程.AC6102上使用了2片16bit的DDR2存储器组成了32bit的硬件总线.虽然是32bit硬件总线,但是我们在使用的时候,也可以只使用其中1片,即16bit模式,忽略对另一片DDR2的读写.因此整个测试分为两种模式,16bit型(仅测试位于低16bit的DDR2芯片)和32bit型(测试由两片DDR2组成的32bit接口).在实际使用时用户可以根据自己的需求选择使用16bit(仅使用1片D

AC6102 开发板千兆以太网UDP传输实验 在芯航线AC6102开发板上,设计了一路GMII接口的千兆以太网电路,通过该以太网电路,用户可以将FPGA采集或运算得到的数据传递给其他设备如PC或服务器,或者接收其他设备传输过来的数据并进行处理. 接触过以太网的用户,应该最常听说的是TCP/IP协议,确实,在PC端或者嵌入式系统中,TCP/IP协议应用非常广泛,因此,当大家看到FPGA上带有以太网接口时,可能第一个想到的也是实现TC/IP协议.这里,首先可以很肯定的告诉大家,使用FPGA实现TCP

AC6102 开发板千兆以太网UDP传输实验 在芯航线AC6102开发板上,设计了一路GMII接口的千兆以太网电路,通过该以太网电路,用户可以将FPGA采集或运算得到的数据传递给其他设备如PC或服务器,或者接收其他设备传输过来的数据并进行处理. 接触过以太网的用户,应该最常听说的是TCP/IP协议,确实,在PC端或者嵌入式系统中,TCP/IP协议应用非常广泛,因此,当大家看到FPGA上带有以太网接口时,可能第一个想到的也是实现TC/IP协议.这里,首先可以很肯定的告诉大家,使用FPGA实现TCP

给NIOS II CPU增加看门狗定时器并使用   配置看门狗定时器: 设置计时溢出时间为1秒 计数器位宽为32位 勾选No Start/Stop control bits 勾选Fixed period 不勾选Readable snapshot 勾选System reset on timeout.(Watchdog) 不勾选Timeout Pulse (1 clock wide) 这部分配置可以参见"Embedded Peripheral IP User Guide.pdf"中Inte

家里的计算机安装了WIN10,出于够用且安装文件小,想安装QuartusII9.1,按M$风格,驱动绝对是安不上的.正好是双系统ubuntu14.04 64位.安装过程不太顺利,记录下来,当作已经不灵光的大脑的备份. 按正常步骤安装好,并打好补丁SP1和SP2,基本顺利,这里注意的是,有的安装脚本中声明的SHELL是CSHELL,运行时有命令找不到,将声明中的CSH改为TCSH再安装即可. 接下来就是老大难的JTAG的USB BLASTER不能识别的问题. 由于ubuntu并不在官方支持的系统中

安装文件:Quartus-13.0.0.156-linux.iso             Quartus-13.0.0.156-devices-1.iso 1.挂载:sudo mount -o loop Quartus-13.0.0.156-linux.iso /media/mnt    //mnt 提前建立好 2.直接执行 sudo ./setup.sh 就可以安装 我的安装文件夹:/usr/local/altera/13.0/quartus 3. 1).quartus安装完毕后,直接执行执

Open JTAG Project is an open source hardware and software for a high speed USB JTAG tool. In this site, you can find and download all necesary files to make your JTAG device. The electric schematics, the PCB design including Gerber files, the VHDL pr

JTAG协议制定了一种边界扫描的规范,边界扫描架构提供了有效的测试布局紧凑的PCB板上元件的能力.边界扫描可以在不使用物理测试探针的情况下测试引脚连接,并在器件正常工作的过程中捕获运行数据. SoC FPGA作为在同一芯片上同时集成了FPGA和HPS的芯片,其JTAG下载和调试电路相较于单独的FPGA或ARM处理器都有一些差异,但是同时两者又有紧密的联系.AC501-SoC开发板上的JTAG链同时连接了FPGA和HPS.使用时,仅需一个JTAG链路,就能同时调试FPGA和HPS.FPGA和HPS

http://bbs.elecfans.com/jishu_278578_1_1.html 掌握FPGA可以找到一份很好的工作,对于有经验的工作人员,使用FPGA可以让设计变得非常有灵活性.掌握了FPGA设计,单板硬件设计就非常容易(不是系统设计),特别是上大学时如同天书的逻辑时序图,看起来就非常亲切.但FPGA入门却有一定难度,因为它不像软件设计,只要有一台计算机,几乎就可以完成所有的设计.FPGA设计与硬件直接相关,需要实实在在的调试仪器,譬如示波器等.这些硬件设备一般比较昂贵,这就造成一定

基于NIOS II的双端口CAN通信回环测试 小梅哥编写,未经授权,严禁用于任何商业用途 说明:本稿件为初稿,如果大家在使用的过程中有什么疑问或者补充,或者需要本文中所述工程源文件,欢迎以邮件形式发送相关内容到我的邮箱xiaomeige_fpga@foxmail.com.如果需要FPGA开发套件,可以上我们的淘宝网址选购:https://xiaomeige.taobao.com. CAN通信基本概念 略(我暂时也不会多少,会的人也不用我讲,所以第一稿略去本部分) 使用FPGA实现CAN通信 硬件

给NIOS II CPU增加看门狗定时器并使用 配置看门狗定时器: 1. 设置计时溢出时间为1秒 2. 计数器位宽为32位 3. 勾选No Start/Stop control bits 4. 勾选Fixed period 5. 不勾选Readable snapshot 6. 勾选System reset on timeout.(Watchdog) 7. 不勾选Timeout Pulse (1 clock wide) 这部分配置可以参见“Embedded Peripheral IP User G

Altera SOPC嵌入式系统设计教程 第1章 概述 SOPC(System On Programmable Chip,可编程的片上系统)是Altera公司提出来的一种灵活.高效的SOC解决方案.它将处理器.存储器.I/O口.LVDS.CDR等系统设计需要的功能模块集成到一个可编程器件上,构成一个可编程的片上系统. 1.1 SOPC及其技术 现今,可将SOPC视为是基于FPGA解决方案的SOC.与ASIC的SOC解决方案相比,SOPC系统及其开发技术具有更多的特色,也有多种途径可构成SOPC方

十.MC8051软核在FPGA上的使用 本教程内容力求以详细的步骤和讲解让读者以最快的方式学会 MC8051 IP core 的应用以及相关设计软件的使用,并激起读者对 SOPC 技术的兴趣.本实验重点讲 8051Core 的应用,并通过一个简单 C51 程序对 51Core 进行硬件测试. 本实验教程的内容编排如下: 第 1 章简单的描述了 MC8051 IP core 的基本结构及一些应用说明. 第 2 章详细的介绍 8051Core 综合.编译应用.包括 Quartus II软件的基本应用

1. 拿到板子在,做工很好,属于GX系列,GX应该是高速收发器 2. 去探究下GX是什么用途,大约有6个型号,这个板子是5CGXFX5,有77 LE逻辑单元,这个收发器不知道是什么?6个 3.125G Transceivers收发器. 3. 进去下载的资料发现有个ADC的例程,打算研究下ADC的例程 4. 这个板子有个配套的上位机ControlPanel软件,猜测是通过电脑的下载接口USB Blaser给板子下发指令,让板子去执行相应的操作.这个软件的操作就不说了.参考C5G_User_Manu

1. 从官网下载使用手册和参考手册,以及开发包           下载地址:https://www.altera.com.cn/products/boards_and_kits/dev-kits/altera/kit-aiigx- pcie.html 2. 对照手册检查开发板有无损坏 3. 安装开发平台和驱动            Quartus软件下载地址:https://www.altera.com.cn/downloads/download-center.html       选择订购版