前言: DDS:直接数字频率合成,正弦波0-2pi周期内,相位到幅度是一一对应的(这里我们使用放大后的整数幅度). 主要思路: 个人理解,FPGA不擅长直接做数字信号计算,那样太占用片上逻辑资源,所以需要事先建立 正弦波相位-幅度 表,然后在时钟下,通过相位累加并用相位作为地址索引来查询正弦波信号表. 正弦波相位-幅度 表: 存储的是量化的正弦波在一个周期的幅度信息(幅度的地址即相位). 幅度的地址数目决定了相位量化的误差. 而存储每一个幅度的比特数决定了幅度的量化误差. 可以通过matlab以

DDS生成正弦波 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2018/09/28 13:43:40 // Design Name: // Module Name: DDS // Project Name: // Target Devices: /

VCS仿真生成fsdb文件(Verilog) 一.环境 Linux 平台 csh环境 VCS 64bit Verdi3 二.开始仿真 1. 联合仿真环境配置 a.在testbench中加入如下语句: initial begin $fsdbDumpfile("tb.fsdb"); $fsdbDumpvars;end b.注意verdi接口库的路径(脚本中体现) 2.仿真脚本 #!/bin/csh -f setenv NOVAS_HOME /user/EDA_Tools/Synopsys/

VCS仿真生成vpd文件(verilog) 一.环境与文件 Linux平台  csh环境 VCS 64bit 代码文件请参考<一个简单的Verilog计数器模型> 二.开始仿真 1.compiler 首先在testbench中加入如下语句: initial begin $vcdpluson; end 命令调用vcs vcs -full64 -f file.f -debug_pp +vcd+vcdpluson 参数解释 file.f 是你的设计文件索引 +vcd+vcdpluson产生Synop

VSIM生成fsdb波形文件(verilog) 两步主要的设置 testbench加入函数 运行库调用 1.testbench加入函数 initial begin $fsdbDumpfile("test.fsdb"); $fsdbDumpvars; end 2.运行库调用 运行环境设置.bashrc 设置 LD_LIBRARY_PATH=${LD_LIBRARY_PATH}:${NOVAS_INST_DIR}/share/PLI/lib/${PLATFORM} 如我的设置为 LD_LI

Vsim(ModelSim)生成VCD波形文件(verilog) 两种方法 方法一: 调用ModelSim自己的命令生成,仿真脚本中加入如下一句即可 vcd file mytb.vcd 方法二: 调用verilog系统函数生成,直接在testbench中放入如下语句运行仿真即可产生tb.vcd initial begin $fdumpfile("tb.vcd"); $dumpvars; end 代码实例 #create work library vlib work vmap work

要求:选定采样频率,生成不同频率的正弦波 程序: f1=100;%生成正弦波的频率 fs=1000;%采样频率 N=100;%采样点数 n=0:N-1; t=n/fs;%时间序列 y=sin(2*pi*f1*t); plot(t,y);%画图 在采样频率不变的前提下,更改f1的值就可以生成不同频率的正弦波.

记录背景:昨晚快下班时,与同事rk聊起怎么用FPGA实现正弦波的输出.我第一反应是利用高频的PWM波去滤波,但感觉这样的波形精度肯定很差:后来想起之前由看过怎么用FPGA产生正弦波的技术,但怎么都想不起来这个技术的名称是叫什么了.后来搜索后才知道就是DDS(Direct Digital Synthesizer),即:直接数字频率合成器. 最近(好吧,不是最近,是一直)发现自己记东西记不牢,究竟是自己老了,记忆力下退:还是自己不用心去记:还是因为看得少,缺少实践(毕竟纸上得来终觉浅.绝知此事要躬行

之前已经简单论述过,根据我个人菜鸟的了解与认识,对之前的知识进行整理回顾: DMA:我的理解就是一个通道,或者是一座桥梁.在静态内存到静态内存,或者外设到静态内存间的一个通讯的通道.建立这个通道的好处是:可以抛开CPU,不占用CPU的资源,直接使用这块内存的内容,速度也会加快. DAC:STM32F103中有两个DAC,可以同时使用.DAC的作用就是将数字量转化为模拟量(电压),在这就不作太多的讲解. TIMER:定时器.不作讲解. 那么对于使用DMA+DAC+TIMER产生正弦波的原理或过程,

USB2.0IP设计 最近,在学习USB2.0IP的设计,其中包含了CRC校验码的内容,之前学习千兆以太网曾经用到过CRC32校验(https://www.cnblogs.com/Xwangzi66/p/14185143.html),CRC详细原理可见括号的链接,今天则从怎么用工具快速生成Verilog代码的角度介绍. 一 确定CRC5的多项式 G(X)= X^5 + X^2 + 1,输入数据的位宽为11bit,即CRC5中的输入信号[10:0]data_i. 二 在线网页生成CRC5的Veri

 DDS直接数字式频率合成器(Direct Digital Synthesizer) 下面是使用MATLAB生成正弦波.三角波.方波的代码,直接使用即可. t=:*pi/^:*pi y=0.5*sin(t)+0.5; r=ceil(y*(^-)); %将小数转换为整数,ceil是向上取整. fid = fopen('sin.coe','w'); %写到sin.coe文件,用来初始化sin_rom fprintf(fid,'MEMORY_INITIALIZATION_RADIX=10;\n');

关于DDS的基础知识 声明:这篇博客是我抄别人的,为什么想抄呢,因为他把DDS中的核心部件,相位累加器以及正弦ROM查找表寻址讲得明明白白,我真的好想把这篇文章据为己有. DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术.与传统的频率合成器相比,DDS具有低成本.低功耗.高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术. 上图所示是一个基本的DDS结构,主要由相位累加器.相位调制器.

开发指南V1.0库函数版本,PWM DAC实验 350页 STM32 的定时器最快的计数频率是72Mhz,8 为分辨率的时候,PWM 频率为72M/256=281.25Khz.如果是1阶RC滤波,则要求截止频率为1.77Khz,如果为2阶RC滤波,则要求截止频率为22.34Khz.一阶RC滤波截止频率为什么是1.77Khz,二阶为什么是22.34Khz?怎么得来的?这两个频率和PWM频281,25Khz之间有什么关系?看了傅里叶展开,没看出他们之间的关系,很困惑,望原子指点. pwm dac生成

我知道,我对与电子有关的所有事情都很着迷,但不论从哪个角度看,今天的现场可编程门阵列(FPGA),都显得“鹤立鸡群”,真是非常棒的器件.如果在这个智能时代,在这个领域,想拥有一技之长的你还没有关注FPGA,那么世界将抛弃你,时代将抛弃你.本公众号作者ALIFPGA,多年FPGA开发经验,所有文章皆为多年学习和工作经验之总结. DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术.与传统的频率合成器相比,DDS具有低成本.低功耗.高

=======================>>>>> 一.ROM核调用:==================>>>>> =======================>>>>> =======================>>>>> 二.ROM表的生成:==================>>>>> =======================>

一.特性参数 1.2.3V~5.5V供电 2.输出频率高达37.5MHz 3.正弦波.三角波输出 4.提供相位调制和频率调制功能 5.除非另有说明,VDD = 2.3 V至5.5 V,AGND = DGND = 0 V,TA = TMIN至TMAX,RSET = 6.8 k,RLOAD = 200 (对于IOUT和IOUTB). 二.芯片管脚图 三.管脚功能说明 管脚名称 功能 FS ADJUST 此引脚和AGND之间连接一个电阻(RSET),从而决定满量程DAC电流的幅度.RSET与满量程电流

本文首先对异步 FIFO 设计的重点难点进行分析 最后给出详细代码 一.FIFO简单讲解 FIFO的本质是RAM, 先进先出 重要参数:fifo深度(简单来说就是需要存多少个数据)               fifo位宽(每个数据的位宽) FIFO有同步和异步两种,同步即读写时钟相同,异步即读写时钟不相同 同步FIFO用的少,可以作为数据缓存 异步FIFO可以解决跨时钟域的问题,在应用时需根据实际情况考虑好fifo深度即可 本次要设计一个异步FIFO,深度为8,位宽也是8. 代码是学习Simu

ALTFP_CONVERT IP使用与仿真   近期项目要使用到整型数据转浮点型数据,将16位的整数转换为单精度浮点数(32bit).本打算自己写逻辑实现的,不过考虑到本身项目时间紧,能力也有限,就没有贸然行事.再说了,Quartus II软件中也给我们免费提供了专用的浮点转换IP.因此就直接使用该IP核来进行设计. 通过阅读Altera提供的Floating-Point IP Cores User Guide中相关章节,了解到该浮点IP包含以下功能:     整型转浮点(Integer-to-

写在前面的话学过MCU设计的朋友都知道,系统调试是多么的重要.而对于FPGA设计来说,仿真确实最重要的.一个完整的项目,必须有完整的仿真平台.有朋友说,按键仿真模型没法搞. 我只能说,你并不了解硬件及处理按键的工作原理,如果你知道.按键仿真模型很容就可以做 开始学习VERIlOG HDL的朋友是不是很乏味,因为不知道课文中的代码是否正常工作,实际工作会是怎么样子的.今天给大家讲解的是一个Modelsim仿真的DEMO 这里开始吧设计中包含3个文件:1.工程设计文件(可综合执行成硬件电路文件):d

ST官方翻译的中文应用笔记汇总 http://www.51hei.com/stm32/3382.html 官方中文AN:AN3116:STM32? 的 ADC 模式及其应用AN1015:用于提高微控制器 EMC 性能的软件技术AN1181:静电放电敏感性测量AN1709:ST 微控制器电磁兼容性 (EMC) 设计指南AN2606:STM32? 微控制器系统存储器自举模式AN2869:触摸感应应用的设计准则AN2945:STM8S 和 STM32? MCU:一致的 8/32 位产品线实现轻松移植A

我有DIY一Android遥控-所有开源 1.试用 记得宋宝华在「设备驱动开发具体解释」提出一个这种理论「软件和硬件互相渗透对方的领地」,这次证明还是确实是这样,使用上层APP软件加上简单的更为简单的硬件设计就能够完毕一个遥控器了. 有开发应用程序网友发E-mail问网上那种DIY的红外遥控器是怎样工作的.查了一下眼下有两种方式,一种是基于USB一种是基于耳机孔.就简单的回复了一信息. 说是将音频信号/USB信号转换为红外信号. 事后自己都认为有点敷衍,还好自己硬件了解一些.软件也会开发.就将他