EMIF接口设计verilog