软件版本:VIvado HLx 2018.2 从FreeRTOS的官网中下载源代码: https://www.freertos.org/a00104.html 图:FreeRTOS的官网 上图中,点击能支持的MCU,找到Xilinx的,如下图: 图:SupportMCUs 支持Xilinx的页面 可以看到,支持的工具是GCC(后面我们保留源码文件夹就只保留GCC的就OK.). 我下载的是v10.0.0的版本(因为在2018.2自带的FreeRTOS BSP是10.0.0的),删除源码中不必要的文

1.有关优先级 1.1 Configuration --> FreeRTOS MAX_PRIORITIES 设置任务优先级的数量:配置应用程序有效的优先级数目.任何数量的任务都可以共享一个优先级,使用协程可以单独的给与它们优先权.见MAX_CO_ROUTINE_PRIORITIES. 在RTOS内核中,每个有效优先级都会消耗一定量的RAM,因此这个值不要超过你的应用实际需要的优先级数目. 每一个任务都会被分配一个优先级,优先级值从0~ (MAX_PRIORITIES - 1)之间.低优先级数表示

FreeRTOS中断优先级配置(重要) 本章节为大家讲解FreeRTOS中断优先级配置,此章节非常重要,初学者经常在这里犯迷糊.对于初学者来说,本章节务必要整明白.12.1 NVIC基础知识12.2 使用FreeRTOS时如何配置外设NVIC12.3 FreeRTOS配置选项中NVIC相关配置12.4 不受FreeRTOS管理中的的深入讨论12.5总结     12.1 NVIC基础知识 NVIC的全称是Nested vectoredinterrupt controller,即嵌套向量中断控制器

以下转载自安富莱电子: http://forum.armfly.com/forum.php NVIC 的全称是 Nested vectored interrupt controller,即嵌套向量中断控制器.对于 M3 和 M4 内核的 MCU,每个中断的优先级都是用寄存器中的 8 位来设置的. 8 位的话就可以设置 2^8 = 256 级中断,实际中用不了这么多,所以芯片厂商根据自己生产的芯片做出了调整.比如 ST的 STM32F1xx 和 F4xx 只使用了这个 8 位中的高四位[7:4],

简介 最近项目中可能需要使用到SD卡,所以需要对SD卡的配置和使用调研,在配置过程中遇到了一些问题,在此记录一下. STM32Cube配置 Pinout 只需要注意绿色部分的设定 Clock配置 这里使用了最大的Clock,SDMMC1的时钟是48MHz FATFS配置 Freertos配置 这里增大了Heap size,使用了heap_4的内存管理方式. SD卡配置 在这里打开SD的全局中断,并使用DMA2的方式传输数据 NVIC配置 SD的全局中断配置为5,DMA中断配置为6,5的优先级更高

在MCU on Eclipse网站上看到Erich Styger在8月2日发的博文,一篇关于在Amazon FreeRTOS V10中使用运行时统计信息的文章,本人觉得很有启发,特将其翻译过来以备参考.原文网址:https://mcuoneclipse.com/2018/08/02/tutorial-using-runtime-statistics-with-amazon-freertos-v10/ FreeRTOS包含一个很好的功能,可以向我提供有关每个任务在系统上运行的时间的信息: Free

在MCU on Eclipse网站上看到Erich Styger在2月25日发的博文,一篇关于使用FreeRTOS进行性能和运行分析的文章,本人觉得很有启发,特将其翻译过来以备参考.当然限于个人水平,有描述不当之处恳请指正.原文网址:https://mcuoneclipse.com/2018/02/25/performance-and-runtime-analysis-with-freertos/#more-23229 FreeRTOS操作系统的优点之一是它提供了免费的性能分析:它向我们展示在每

Get Smart About Reset: Think Local, Not Global. 对于复位信号的处理,为了方便我们习惯上采用全局复位,博主在很长一段时间内都是将复位信号作为一个I/O口,通过拨码开关硬件复位.后来也看了一些书籍,采用异步复位同步释放,对自己设计的改进. 不过自从我研读了Xilinx的White Paper后,让我对复位有了更新的认识. One of the commandments of digital design states,"Thou shalt have

写在前面 近两年来和几个单位接触下来,发现PCIe还是一个比较常用的,有些难度的案例,主要是涉及面比较广,需要了解逻辑设计.高速总线.Linux和Windows的驱动设计等相关知识. 这篇文章主要针对Xilinx家V6和K7两个系列的PFGA,在Linux和Windows两种系统平台下,基于Xilinx的参考案例XAPP1052的基础上,设计实现了总线主控DMA(Bus Master DMA),透明映像内存空间和中断机制,在实际工程实践中得到了良好的应用,主要应用在光纤PCIe数据采集卡.FPG

一:架构概述 FreeRTOS是一个相对较小的应用程序.最小化的FreeRTOS内核仅包括3个(.c)文件和少数头文件,总共不到9000行代码,还包括了注释和空行.一个典型的编译后(二进制)代码映像小于10KB. FreeRTOS的代码可以分解为三个主要区块:任务,通讯,和硬件接口. ●任务:大约有一半的FreeRTOS的核心代码用来处理多数操作系统首要关注的问题:任务.任务是给定优先级的用户定义的C函数.task.c和task.h完成了所有有关创建,调度,和维护任务的繁重工作. ●通讯:任务很

MCU: STM32F429IGT6 工具:STM32CubeMx  版本号 5.0.0 Keil uVersion5 目的:使用LWIP 实现简单的网络连通 一  简介 LWIP(Light Weight Internet Protoco1)是瑞士计算机科学院(Swedish Institute of Computer Science)AdamDunkels等人开发的一套用于嵌入式系统的开放源代码TCP/IP协议栈.LWIP的含义是Light Weight(轻型)IP协议.LWIP可以移植到操

转载:https://blog.csdn.net/jacklondonjia/article/details/78497120在STM32CubeMX的FreeRTOS配置中,使能FreeRTOS的Software Timer功能 修改timer的名称及callback名称等 可以看到,在生成工程的main.c文件的main函数中,有以下code /* Create the timer(s) */ /* definition and creation of myTimer01 */ osTime

个人不是很喜欢FreeRTOS的编程风格,但是没办法,白嫖人家的东西,只能忍了,这里先简单总结一下: 相关文章 [FreeRTOS实战汇总]小白博主的RTOS学习实战快速进阶之路(持续更新) 文章目录 相关文章 1 源码结构 2 数据类型 3 命名规则 3.1 常见命名规则 3.2 FreeRTOS的规则 4 总结 1 源码结构 下载或者克隆源码,可以看到顶层的源码结构如下图所示: FreeRTOS:实时系统的源文件,主要是这部分: FreeRTOS-Plus:这里主要基于FreeRTOS的de

F103C8T6 HAL库 Makefile FreeRTOS 工程模板 环境 该工程的开发平台为 ARM-GCC 工具链和 Make > arm-none-eabi-gcc -v gcc version 9.2.1 20191025 (release) [ARM/arm-9-branch revision 277599] (GNU Tools for Arm Embedded Processors 9-2019-q4-major) > make -v GNU Make 3.81 下载调试工具

前言 本节主要讲解启动调度器. 这些都是与硬件相关,所以会分两条线走:posix和cortex m3. 原文:李柱明博客:https://www.cnblogs.com/lizhuming/p/16076476.html 调度器的基本概念 调度器 调度器就是使用相关的调度算法来决定当前需要执行的任务. 调度器特点: 调度器可以区分就绪态任务和挂起任务. 调度器可以选择就绪态中的一个任务,然后激活它. 不同调度器之间最大的区别就是如何分配就绪态任务间的完成时间. 嵌入式实时操作系统的核心就是调度器

1.1 xilinx zynqMp 架构 1.1.1 16nm 级别工艺 Zynq UltraScale+  MPSoC架构 Xilinx新一代Zynq针对控制.图像和网络应用推出了差异化的产品系,这在Xilinx早期的宣传和现在已经发布的文档里已经说得很清楚了.她的产品系如图2所示. 图2 产品表 从图2看到,这个系列的Zynq算是8核(或9核)异构产品:四核的ARM-CortexA53 CPU.双核的Cortex-R5 RPU.Mali-400 GPU(一个Geometry核,两个像素核).

Xilinx FPGA配置bit流文件 Xilinx FPGA的供电是采用USB作为电源,使用Verilog HDL或VHDL实现的逻辑电路通过Xilinx的综合工具生成bit流文件,通过Digilent的程序Adept可以进行配置到开发板上.其是通过FPGA的JTAG编程接口,把bit文件下载到FPGA中.Adept也可以把bit文件下载到Platform Flash中,这样即使FPGA电源掉电,配置的电路也会保留. Xilinx FPGA的配置原理是通过一个USB转换JTAG芯片,通过JTA

版权声明:本文为博主原创文章,未经博主允许不得转载. https://blog.csdn.net/u010161493/article/details/77658599   目录(?)[+]   之前用serdes一直都是跑的比较低速的应用,3.125Gbps,按照官方文档一步一步来都没出过什么问题,这次想验证一下K7系列GTX最高线速8Gbps,看看xilinx的FPGA是不是如官方文档所说. GTX速度到底可以跑到多少 关于器件速度的问题首先找到 ds182->Kintex-7 FPGAs

1.两者都属高速并行配置模式.SelectMAP是早期的FPGA两类配置模式之一,是相对于串行(Serial)配置而言的,与主串(Master Serial)和从串(Slave Serial)模式对应,SelectMAP也有主并(Master SelectMAP)和从并(Slave SelectMAP)两种模式.对于Xilinx Paltform Flash PROM,小容量的(1Mb-4Mb)XCF01S.XCF02S.XCF04S只能用于串行模式,而大容量的(8Mb-32Mb)XCF08P.

Xilinx Vivado 提供了上板后的FPGA逻辑分析,信号视图显示等功能. 需要注意,上板后查看信号需要重新综合,并且需要耗费一定的片上布局布线资源. 1. 添加debug信号 可以对模块端口或者wire 变量进行debug信号提取,只要在verilog代码前面添加:(* MARK_DEBUG = "true" *) 即可:例如, 此时需要跑综合,检查错误并分析语义.并且通过vivado综合,进行下一步. 2. 配置debug信号 配置debug信号,用于挑选需要进行真正查看的信