verilog里面的begin end赋初值