verilog generate循环中重复