verilog中wire用法