一.前言 网络通信中的PHY芯片接口种类有很多,之前接触过GMII接口的PHY芯片RTL8211EG.但GMII接口数量较多,本文使用RGMII接口的88E1512搭建网络通信系统.这类接口总线位宽小,可以降低电路成本,在实际项目中应用更广泛. 二.从GMII过度到RGMII 先看看GMII和RGMII主要的接口. GMII: 发送 gmii_tx_clk gmii_tx_d[7:0] gmii_tx_en gmii_tx_er 接收 gmii_rx_clk gmii_rx_d[7:0] gmi

reference: https://blog.csdn.net/ruby97/article/details/7539151 DSP6455的EMIFA模块 之前介绍了DSP6455的GPIO和中断部分.今天,继续介绍EMIFA模块. 关于C6000系列的GPIO,请参考:C6000系列DSP的GPIO模块 关于C6000系列的中断系统,请参考:C6000系列DSP的中断系统 背景 使用FPGA系统进行视频采集,DSP进行视频处理需要了解以下知识: 1.  DSP-C6000系列的中断与GPI

硬件:AM5728开发板:Artix-7开发板软件:Linux am57xx-evm 4.4.19:Vivado 2015.2作者:杭州矢志信息科技有限公司邮箱:admin@sysjoint.com AM5728外设接口丰富,有V-PORT接口.PCIe.GPMC.USB.UART等等,通常与FPGA之间高速数据通信可以选择V-PORT.PCIe.GPMC,这里以实现起来最简单的GPMC为例,实现了从FPGA到AM5728的高速数据搬运. AM5728的ARM端运行Linux 4.4内核操作系统

硬件:TI达芬奇TMS320DM8168(以下简称DSP).EP4CE6E22C8N(以下简称FPGA) 软件:linux-2.6.37 转载请注明出处- http://www.cnblogs.com/imapla/p/4122609.html 近期项目需要实现DSP与FPGA之间的高速数据交换,用到了DM8168的GPMC接口.这部分的中文资料网上还是比较少的,于是苦苦研究芯片的数据手册和参考指南,最近终于有所成果,在Linux下调用GPMC驱动函数调通了GPMC接口,因此发出调试过程与大家分

一.板卡概述 本板卡基于Xilinx公司的FPGA XC7VX690T-FFG1761 芯片,支持PCIeX8.两组 64bit DDR3容量8GByte,HPC的FMC连接器,板卡支持各种FMC子卡扩展.软件支持windows,Linux操作系统. 二.功能和技术指标: 板卡功能 参数内容 主处理器 XC7V690T-2FFG1761I 板卡标准 PCI EXPRESS CARD SPECIFICATION, REV. 1.1 电气规范 PCIe包括2.0.3.0版本 FMC规范 FMC  A

前言 当你器件的引脚贼少的时候,需要主机和从机通信,spi就派上了用场,它可以一对多,但只是片选到的从机能和主机通信,其他的挂机. spi:serial peripheral interface 串行外围接口 大致了解: spi是个同步协议,数据在master和slaver间交换通过时钟sck,由于它是同步协议,时钟速率就可以各种变换. sck:主机提供,从机不能操控,从器件由主机产生的时钟控制.数据只有在sck来了的上升沿或者下降沿才传输. 高级一点的spi芯片有配置寄存器,高级一点的工作有四

前言 spi从机接口程序,数据位8bit,sck空闲时低电平,工作时第一个沿数据传输.只有一个从机,cs低电平片选,slaver开始工作. 流程: 接口定义: 编码实现:(版权所有,请勿用于商业用途,仅供学习使用) //************************************************ // Filename : spi_sm.v // Author : Kingstacker // Company : School // Email : kingstacker_w

MIPI CSI2-TX用途: 跟海思的3559A芯片进行图像数据传输: MIPI CSI2-TX接口特性: xilinx 7系列芯片最大支持1.25Gbps: 最大支持lanes数量为4: 支持的图像格式有YUV422, RAW, RGB: MIPI CSI2-TX实现: 通过调用xilinx自带的CSI2-TX ip实现,编写相应的axi4-lite控制模块对ip进行控制和初始化: MIPI CSI2-TX功能实现框图:

SDI采集和显示,基于xilinx 7系列器件进行实现,注意事项有如下几点: 1,如果多路SDI共用一个GTP Quad,或是SDI和PCIE在一个GTP Quad,时钟资源应该进行共享,既GTP common资源需要共用,应该一个Quad只有一个common资源,不共用会编译出错的. 2,SDI显示的时候,有可能会遇到有些显示器无法正常显示的问题,需要在SDI ip core里面设置插入行号,既信号tx_insert_in需要设置,这样才能正常显示. SDI实现FPGA框图如下: 如有SDI方

简介 RGMII(Reduced Gigabit Media Independent Interface)是Reduced GMII(吉比特介质独立接口).GMII和RGMII均采用8位数据接口,工作时钟125MHz,因此传输速率可达1000Mbps.同时兼容MII所规定的10/100 Mbps工作方式,支持传输速率:10M/100M/1000Mb/s ,其对应clk 信号分别为:2.5MHz/25MHz/125MHz.RGMII数据结构符合IEEE以太网标准,接口定义见IEEE 802.3-2

DDR2电路设计 在高速大数据的应用中,高速大容量缓存是必不可少的硬件.当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器,以及速度较高的双速率DDR.DDR2.DDR3型SDRAM存储器,DDR系列的存储器都需要FPGA芯片有对应的硬件电路结构支持.对于Altera Cyclone IV系列的FPGA,其最高支持到DDR2存储器(不支持DDR3存储器,到了Cyclone V系列的FPGA才支持DDR3存储器).芯航线AC6102开发板作为一个高速应用

原文地址: http://blog.chinaaet.com/luhui/p/5100052903 大家好,又到了学习时间了,学习使人快乐.今天我们来简单的聊一聊以太网,以太网在FPGA学习中属于比较高级的内容了,有些同学肯定会感觉以太网学习起来非常不容易.其实,我可以告诉大家,前期学习的基础打扎实了,后期的学习也没那么难.总之就是说难没那么难,说容易也不是那么容易.那么,言归正传,下面让我们一起来聊一聊以太网的学习.        说起以太网,大家可能就会想到百兆以太网.千兆以太网以及万兆以太

概述:         MII (Media Independent Interface(介质无关接口)或称为媒体独立接口,它是IEEE-802.3定义的以太网行业标准.它包括一个数据接口和一个MAC和PHY之间的管理接口.     数据接口包括分别用于发送器和接收器的两条独立信道,每条信道都有自己的数据.时钟和控制信号.MII数据接口总共需要16个信号.     管理接口是个双信号接口:一个是时钟信号,另一个是数据信号.通过管理接口,上层能监视和控制PHY.MII (Management in

概述: MII (Media Independent Interface(介质无关接口)或称为媒体独立接口,它是IEEE-802.3定义的以太网行业标准.它包括一个数据接口和一个MAC和PHY之间的管理接口. 数据接口包括分别用于发送器和接收器的两条独立信道,每条信道都有自己的数据.时钟和控制信号.MII数据接口总共需要16个信号. 管理接口是个双信号接口:一个是时钟信号,另一个是数据信号.通过管理接口,上层能监视和控制PHY.MII (Management interface)只有两条信号线.

转载:http://blog.chinaunix.net/uid-24148050-id-131084.html 简介:    MII是英文Medium Independent Interface的缩写,翻译成中文是“介质独立接口”,该接口一般应用于MAC层和PHY层之间的以太网数据传输,也可叫数据接口.(MAC与PHY间的管理接口一般是MDIO)    MII接口的类型有很多,常用的有MII.RMII.SMII.SSMII.SSSMII.GMII.RGMII.SGMII.TBI.RTBI.XG

转载:http://blog.csdn.net/reille/article/details/6312156 概述: MII (Media Independent Interface(介质无关接口)或称为媒体独立接口,它是IEEE-802.3定义的以太网行业标准.它包括一个数据接口和一个MAC和PHY之间的管理接口. 数据接口包括分别用于发送器和接收器的两条独立信道,每条信道都有自己的数据.时钟和控制信号.MII数据接口总共需要16个信号. 管理接口是个双信号接口:一个是时钟信号,另一个是数据信

工作一年,整理下手头做过的东西,分享出来,希望能帮到大家. 嵌入式方面,主要集中在Xilinx家的器件上,ZYNQ居多.Linux相关的就不贴了,网上的资料太多,xilinx-wiki上资料都是比较全的.bare-metal裸机版本在功耗上有一定优势,在较低时钟速率运行时,整板功耗控制在2W以内完全没有问题. 这里贴的都是网上没有现成的,我自己写的或者修改过的东西. 1.AXI总线Master Controller:Zynq的PL侧访问PS侧DDR3,协议为AXI3.0. https://git

转自:https://www.cnblogs.com/geekite/p/5204512.html 概述: MII (Media Independent Interface(介质无关接口)或称为媒体独立接口,它是IEEE-802.3定义的以太网行业标准.它包括一个数据接口和一个MAC和PHY之间的管理接口. 数据接口包括分别用于发送器和接收器的两条独立信道,每条信道都有自己的数据.时钟和控制信号.MII数据接口总共需要16个信号. 管理接口是个双信号接口:一个是时钟信号,另一个是数据信号.通过管

10G以太网光口与高速串行接口的使用越来越普遍,本文拟通过一个简单的回环实验,来说明在常见的接口调试中需要注意的事项.各种Xilinx FPGA接口学习的秘诀:Example Design.欢迎探讨. 一.实验目的 为实现大容量交换机与高速率通信设备之间的高效数据传输,高速接口的理解与使用愈发显现出其重要地位.本实验设计中计划使用四个GTH高速串行接口,分别采用了10G以太网接口协议以及Aurora64b66b接口协议,实现交换板到测试设备的连接并通过光纤实现高速数据片外回环,以达到快速理解接口

我之前用过的CPLD有Altera公司的MAX和MAX-II系列,主要有两个优点:1.程序存储在片上Flash,上电即行,保密性高.2.CPLD器件规模小,成本和功耗低,时序不收敛情况也不容易出现.缺点也很明显:1.没有片上RAM,无法对数据进行高速暂存和处理:2.没有PLL,使用一个以上的高频时钟非常不方便:3.没有小封装产品,MAX-II最小的EPM240也是LQFP100封装.近年来,随着Altera被Intel收购,对MAX-II的支持力度不断降低,当前EPM240的价格也达到了百元左右