给出以下rtl图的verilog描述