verilog做加法时会先对齐吗