Verilog实现一个k位变量的参数赋给另一个变量的低k位