IP Core 分类
IP(Intelligent Property)核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。到了SOC阶段，IP核设计已经成为ASIC电路设计公司和FPGA提供商的重要任务，也是其实力体现。对于FPGA开发软件，其提供的IP核越丰富，用户的设计就越方便，其市场占用率就越高。 IP(Intellectual Property)就是常说的知识产权。美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC、ASSP和PLD等当中，并且是预先设计好的电路模块。
IP核模块有行为(Behavior)、结构(Structure)和物理(Physical)三级不同程度的设计，对应描述功能行为的不同分为三类，即软核(Soft IP Core)、完成结构描述的固核(Firm IP Core)和基于物理描述并经过工艺验证的硬核(Hard IP Core)。
从IP核的提供方式上，通常将其分为软核、固核和硬核三类。从完成IP核所花费的成本来讲，硬核代价最大；从灵活性来讲，软核的可复用使用性最高。
软核(Soft IP Core) : 软核在EDA设计领域指的是综合之前的寄存器传输级(RTL)模型；具体在FPGA设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核只经过功能仿真，需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强，允许用户自配置；缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计风险。软核是IP核应用最广泛的形式。
固核(Firm IP Core): 固核在EDA设计领域指的是带有平面规划信息的网表；具体在FPGA设计中可以看做带有布局规划的软核，通常以RTL代码和对应具体工艺网表的混合形式提供。将RTL描述结合具体标准单元库进行综合优化设计，形成门级网表，再通过布局布线工具即可使用。和软核相比，固核的设计灵活性较差，但在可靠性上有较大提高。
硬核(Hard IP Core): 硬核在EDA设计领域指经过验证的设计版图；具体在FPGA设计中指布局和工艺固定、经过前段和后端验证的设计，设计人员不能对其修改。不能修改的原因有两个：首先是系统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图；其次是保护知识产权的要求，不允许设计人员对其有任何改动。IP硬核的不许修改特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。
保持更新，资源来源自网络。
最新文章
- iOS 视图：重绘与UIScrollView（内容根据iOS编程编写）
- Xcode 此证书签发者无效
- vm中centos7配置静态ip访问外网
- Android Studio 查看密钥库证书指纹SHA1
- 2004-输入一个百分制的成绩t，将其转换成对应的等级
- Python: PDB命令
- linux page cache和buffer cache
- HDU 4839 The Game of Coins _(:зゝ∠)_
- 【Android进阶】快捷图标的创建与移除
- 为什么 dll 改名字之后无法使用
- tomcat websocket 实现网页在线即时聊天
- Keepalived实现双机热备
- 18_Android中Service的生命周期，远程服务，绑定远程服务，aidl服务调用，综合服务案例，编写一个应用程序调用远程支付宝远程服务场景
- My97DatePicker日期控件,开始时间不能大于结束时间,结束时间不能小于开始时间
- Redis数据类型Set
- LEDAPS1.3.0版本移植到windows平台----HuCal定标模块
- CSS的再深入5（更新中···）
- pdf.js显示合同签名问题
- c# 获取变量名
- ubuntu 印象笔记