HDLbits——Lfsr32
2024-10-21 20:33:31
//Build a 32-bit Galois LFSR with taps at bit positions 32, 22, 2, and 1.
草图
verilog描述
module top_module(
input clk,
input reset, // Active-high synchronous reset to 32'h1
output reg [31:0] q
);
always @(posedge clk) begin
if(reset)begin
q <= 32'h1;
end
else begin
q <= {1'b0^q[0],q[31:23],q[22]^q[0],q[21:3],q[2]^q[0],q[1]^q[0]};
end
end
endmodule
vivado下的RTL原理图：
quartus下的RTL原理图：采用大量选择器
最新文章
- jQuery静态方法noop,camelCase,nodeName,trim使用和源码分析
- 使用git svn clone迁移svn仓库
- Sqoop_ 从 hive 导到mysql常遇九问题总结(转)
- 配置fabric－crashlytics教程
- atitit.提升软件开发的效率and 质量的那些强大概念and方法总结
- unity vr sample on htc vive
- 黄聪：手机移动站Web响应式开发工具Viewport Resizer插件（360浏览器、谷歌Chrome浏览器兼容）
- 前端代码优化： 使用YUI Compressor
- 开发移动app与服务器端session的状态管理与交互
- 如何为C语言添加一个对象系统
- 【Linux/Ubuntu学习 14】Linux下查看文件和文件夹大小
- CenterOS中安装Redis及开机启动设置
- tomcat+nginx+redis实现均衡负载、session共享(二)
- Javascript进阶篇——(数组)笔记整理
- n皇后问题 [随机化算法，拉斯维加斯算法]
- 推荐学习C#的地方
- web前端性能调优（二）
- 汇编指令-bic(位清除)、orr(位或)(3)
- JS跨域：2.解决方案之-设置回调参数
- postman接口测试举例情况