Verilog代码规范(持续更新)
2024-09-07 06:56:11
1.输入输出的定义,看起来整齐
2.always、if或其他语句后begin写在同一行,这样可以避免begin占用过多的行,代码密度更大
3.end后面要有注释,以标明是哪个关键词的结束,除了endcase和endmodule不用
4.case语句下的分支要排列整齐
5.就算只有一行代码,都必须加上begin end
6.testbench的命名要为xxx_tb
最新文章
- C指针的大小
- 【noiOJ】p1481
- Linux网络常用指令
- AJax 学习笔记二(onreadystatechange的作用)
- (转)springAOP解析-2
- 一个类似bootstrap的foundation
- Git教程之版本回退(4)
- PHP漏洞全解(六)-跨网站请求伪造
- WebService--使用 CXF 开发 REST 服务
- AsyncSocket的长连接使用
- javascript变量说明
- 对Viewcontroller在UINavigationController中入栈出栈的一点点理解
- pytorch安装(使用pip3装到conda环境下)
- C#学习-静态
- Centos7X部署Zabbix监控
- python之input()、while、title()和upper()
- Python3学习之路~6.4 析构函数
- count函数详细介绍
- java byte数组与String的相互转换
- VIM常用的基本操作