module counter(

                            rst_n,        //复位

                            clk,        //时钟

                            en,            //使能

                            load,        //置数

                            cnt_load,

                            cnt

                                 );

parameter CNT_SIZE =;

input rst_n;        //复位

input clk;            //时钟

input en;            //使能

input load;            //置数

input [: ] cnt_load;

output [ : ] cnt;

reg [: ] cnt;

//带有同步复位、使能、置数端的计数器

always@(posedge clk)

    if(!rst_n)            //判断是否需要复位

        cnt <= 'd0;    //初始化cnt

    else if(en)            //判断是否使能

        if(load)        //判断置数端并寄存器置数

            cnt <= cnt_load;

        else

            cnt <= cnt + ;        //给cnt累加赋值

endmodule