在verilog中调用VHDL模块
2024-10-12 11:55:56
习惯了自己发现一些小问题,既然发现了,就记下来吧,不然又要忘了,这是多么悲痛的领悟。
今天在用vivado进行块设计时所生成的顶层模块居然是用VHDL语言描述的,这时郁闷了,表示只看过VHDL语法但没写过。暂且不说VHDL模块的内容,我应该如何在测试平台中例化它并对它进行测试呢?稍微查了一下,其实很简单,只要把VHDL中的组件名、端口统统拿出来,按照verilog模块的例化形式就可以了。下面举个简单的例子来说明如何在verilog模块中例化VHDL模块。
2选1多路复用器的VHDL描述:
entity mux2_1 is
port(
dina : in bit;
dinb : in bit;
sel : in bit;
dout : out bit
);
end mux2_1; architecture Behavioral of mux2_1 is
begin
dout <= dina when sel = '0' else dinb;
end Behavioral;
verilog中2选1多路复用器的例化:
module mux2_1_top
(
input dina,
input dinb,
input sel,
output dout
);
//------------------
// call mux2_1 module
mux2_1 u_mux2_1(
.dina ( dina ),
.dinb ( dinb ),
.sel ( sel ),
.dout ( dout )
); endmodule 转载自:http://blog.chinaaet.com/crazybird/p/5100000150
最新文章
- 使用logrotate分割Tomcat的catalina日志
- JQuery实现方法,简单示例
- C++字符串常量
- webdriver hangs when get or click
- 关于DISPLAY变量显示问题
- bzoj 1419 Red is good(期望DP)
- Thinkphp框架 -- ajax无刷新上传图片
- Oracle VM Virtual 下CentOS不能自动获取IP地址
- 四大流行的jdbc连接池之C3P0篇
- web 环境项目(intellj部署的tomcat) 重启时报 Exception in thread ";HouseKeeper"; java.lang.NullPointerException (转)
- MVC中,视图的Layout使用
- js-组件-轮播
- PHP Simple HTML DOM解析器使用入门
- Python自学知识点----Day01
- MySQL数据库优化_limit_2
- wireshark显示过滤器的几种用法(转自他人博客)
- js 继承的方式
- sass 的安装 编译 使用
- 使用GIT进行源码管理——GIT托管服务2018
- H5类似易企秀/编辑器/页面制作/开发/生成工具/软件/源码/授权
热门文章
- swift第一章
- ZH奶酪:PHP图片压缩(TinyPNG在线API)和(使用Imagick扩展)
- 从零开始学JavaScript三(变量)
- 谷歌地图api訪问失败
- ElasticSearch异常归纳(能力工场小马哥)
- 解决java.sql.SQLException: Incorrect string value: &#39;\xE6\x88\x91\xE7\x9A\x84...&#39; for column &#39;groupName&#39;
- cocos2d-x项目101次相遇-安装和环境搭建 -xcode
- 基于cancel的不全然恢复
- linux YUM常用 命令
- 微信小程序开发动感十足的加载动画--都在这里!